Projekt

VerSys

Eine konsistente Verifikationsplattform zur frühen Softwareentwicklung für RISC-V-basierte Systeme

Ziel des Projektes VerSys ist die Entwicklung einer konsistenten Entwicklungsplattform für die frühzeitige Software-Entwicklung auf Basis der RISC-V-Technologie, einer Befehlssatzarchitektur für Mikroprozessoren, die in den letzten Jahren entwickelt wurde, und die quelloffen und frei von Lizenzkosten ist.

Um die vielen Vorteil von RISC-V nutzen zu können, wird in diesem Projekt ein virtueller Prototyp zu einer flexiblen und konsistenten Entwicklungsplattform weiterentwickelt. Diese erlaubt es, in RISC-V-basierten Systemen die Software parallel zu der Hardware zu entwickeln, was Entwicklungszeit und Entwicklungskosten spart.

Die Anwendungsgebiete von VerSys finden sich überall, wo eingebettete und cyber-physische Systeme genutzt werden, von leichtgewichtigen, ressourcensparenden Systemen im Smart-Home-Umfeld bis zu rechenintensiven Anwendungen mit KI-Unterstützung im Automobilbereich.

Fördergeber

BMBF - Bundesministerium für Bildung und Forschung

BMBF - Bundesministerium für Bildung und Forschung

Publikationen zum Projekt

Vladimir Herdt, Rolf Drechsler

In: 27th Asia and South Pacific Design Automation Conference (ASP-DAC). Asia and South Pacific Design Automation Conference (ASP-DAC) January 17-20 2022.

Zur Publikation
Eyck Jentzsch, Vladimir Herdt, Rolf Drechsler

In: Design, Automation and Test in Europe Conference (DATE). Design, Automation & Test in Europe (DATE-2022) March 14-23 Antwerpen Belgium 2022.

Zur Publikation
Eyck Jentzsch, Vladimir Herdt, Rolf Drechsler

In: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV). ITG/GMM/GI-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen" (MBMV-2022) February 17-18 virtual 2022.

Zur Publikation

Deutsches Forschungszentrum für Künstliche Intelligenz
German Research Center for Artificial Intelligence