Projekte

Zeige Ergebnisse 1 bis 3 von 3.

SIGN-HEP – Sicheres industriell anwendbares genormtes HSM basierend auf offenen EDA-Tools und Prozessoren

Quelloffene Ansätze im Hardwareentwurf haben in den letzten Jahren erhöhte Aufmerksamkeit erhalten; es gibt viele erfolgversprechende Ansätze, aber noch keine industrieweite Akzeptanz wie im Softwareb
ECXL – Eine erweiterbare und konsistente ebenenübergreifende RISC-V Verifikationsplattform

Ziel des Projektes ECXL ist die Entwicklung einer Entwurfs- und Verifikationsplattform für RISC-V-basierte Systeme. Die Verifikationsplattform erlaubt die Modellierung auf der abstrakten elektronische
VerSys – Eine konsistente Verifikationsplattform zur frühen Softwareentwicklung für RISC-V-basierte Systeme

Ziel des Projektes VerSys ist die Entwicklung einer konsistenten Entwicklungsplattform für die frühzeitige Software-Entwicklung auf Basis der RISC-V-Technologie, einer Befehlssatzarchitektur für Mikro